全域智慧就业资讯服务平台
全国
全国
安徽
北京
重庆
福建
甘肃
广东
广西
贵州
海南
河北
河南
黑龙江
湖北
湖南
吉林
江苏
江西
辽宁
内蒙古
宁夏
青海
山东
山西
陕西
上海
四川
天津
西藏
新疆
云南
浙江
香港
澳门
台湾
400-633-0111

数字电路设计工程师

面议

工作性质:全职

职位类别:社会招聘

招聘部门:不限

招聘人数:5人

工作经验:不限

最低学历:不限

来源:一览英才网
岗位职责

1.微电子、电子工程、计算机、通信类相关专业,硕士优先,能实习优先;
2.熟练掌握 Verilog 设计语言和较强的 RTL 设计能力;
3.熟练使用 Cadence/Synopsys 等厂家主流 Verilog 仿真工具,熟练使用Synopsys 时序和功耗分析工具;
4.熟悉数字 IC 前端 ASIC 设计流程;
5.具备良好的沟通能力和团队精神,认真严谨的工作态度。

举报如发现虚假宣传、不良信息或收取财物等违法情况,请立即举报
看了此职位的人还在看 更多相似岗位
精选职位
请选择您要投递的简历
发送
确认此操作继续?
取消
确认

举报

关闭
+
上传截图
(最多可上传6张截图)
取消
确定

提示

关闭
您即将离开就业桥,进入一览英才网投递个人简历,请保护好个人隐私安全。为方便您投递简历,可前去 个人中心下载简历后进行投递。
取消
前往投递
请扫码体验
收起

意见收集

关闭

您对就业桥有任何建议意见都可以给我们留言哦~

取消
确定